PERCOBAAN 2 KONDISI 11 M2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

5. Link Download

 1. Kondisi [kembali]

Buatlah rangkaian T flip flop seperti pada gambar pada percobaan 2 dengan ketentuan input B0=0, B1=1, B2=don’t care

 2. Gambar Rangkaian Simulasi [kembali]

Gambar rangkaian sebelum disimulasikan

Gambar rangkaian setelah disimulasikan

 3. Video Simulasi [kembali]

 4. Prinsip Kerja Rangkaian [kembali]

Rangkaian JK flip-flop 74LS112 dengan input J dan K dihubungkan langsung ke logika 1 sehingga bekerja dalam mode toggle. Saklar SW4 (B2) berfungsi sebagai clock, sehingga setiap kali diberi pulsa, output Q (H7) akan berubah ke kondisi kebalikannya dan Q̅ (H6) mengikuti sebagai komplemen. Saklar SW3 (B1) terhubung ke input S (preset) yang dapat langsung memaksa output Q menjadi 1 tanpa menunggu clock, sedangkan saklar SW5 (B0) terhubung ke input R (reset) yang dapat langsung memaksa output Q menjadi 0. Dengan demikian, rangkaian ini memperlihatkan prinsip kerja JK flip-flop dalam mode toggle yang dilengkapi dengan fasilitas set dan reset asinkron.

 5. Link Download [kembali]

Rangkaian Simulasi (disini)

Data Sheet JK Flip Flop (disini)

Video Simulasi (disini)