LAPORAN AKHIR 1 M2



 1. Jurnal [kembali]


 2. Alat dan Bahan [kembali]

a.Panel DL 2203D 
b.Panel DL 2203C 
c.Panel DL 2203S
Gambar Module D’Lorenzo
d. Jumper
Gambar Kabel Jumper

e. IC 74LS112 (JK filp flop)

Gambar IC 74LS112

f. IC 7474 (D Flip Flop)

Gambar IC 747
 g. Power DC
Gambar Power DC

h. Switch (SW-SPDT)

Gambar Switch

i. Logicprobe
Gambar Logic Probe


 3. Rangkaian Simulasi [kembali]

Gambar Rangkaian Simulasi

 4. Prinsip Kerja Rangkaian [kembali]

Bagian kiri:
D flip-flop bekerja berdasarkan prinsip bahwa setiap kali menerima pulsa clock, sinyal logika yang berada pada masukan D langsung ditransfer ke keluaran Q (H4), sedangkan keluarannya yang berlawanan muncul pada Q̅ (H3). Dengan demikian, komponen ini berfungsi sebagai penyimpan data satu bit yang hanya berubah ketika ada pemicu dari clock. Selain itu, tersedia pin Set (S) dan Reset (R) yang bersifat asinkron, sehingga dapat memaksa keluaran Q ke keadaan tertentu tanpa perlu menunggu pulsa clock.

Bagian kanan:
JK flip-flop menawarkan fleksibilitas yang lebih besar dibandingkan D flip-flop. Saat pulsa clock datang, kombinasi sinyal pada input J dan K menentukan perilaku keluaran Q (H7). Jika J=0 dan K=0, keadaan Q tetap; J=0 dan K=1 membuat keluaran ter-reset; J=1 dan K=0 menjadikannya set; sedangkan ketika J=1 dan K=1, Q akan berubah atau toggle dari kondisi sebelumnya. Keluaran komplemennya ditampilkan pada Q̅ (H6). Sama seperti D flip-flop, JK flip-flop juga dilengkapi Set dan Reset asinkron yang memungkinkan perubahan keluaran secara langsung.

 5. Video Rangkaian [kembali]

Video Simulasi Rangkaian Percobaan 1

 6. Analisa [kembali]


 7. Link Download [kembali]

Rangkaian Proteus (disini)

Data Sheet JK Flip Flop (disini)

Data Sheet D Flip Flop (disini)

Download Datasheet Switch  (disini)














     

Comments

Popular posts from this blog